Logic Level

释义 Definition

逻辑电平：在数字电路中用来表示逻辑状态（通常是“0”和“1”）的电压范围或信号标准。例如在 5V TTL 或 3.3V CMOS 系统中，“高电平/低电平”各自对应不同的电压区间。该词在不同器件/标准下阈值可能不同（也可指输入/输出的电平兼容性）。

发音 Pronunciation (IPA)

/ldk lvl/

例句 Examples

The sensor’s output is a 3.3V logic level.
传感器的输出是 3.3V 的逻辑电平。

Because the microcontroller uses 3.3V logic levels while the display expects 5V, we added a level shifter to prevent unreliable signaling.
由于单片机使用 3.3V 逻辑电平而显示屏需要 5V，我们加了电平转换器，以避免信号不稳定。

词源 Etymology

logic 源自希腊语 logikos（“与推理、逻辑有关的”），level 原意为“水平/高度”，引申为“等级、层级”。组合成 logic level，字面就是“用来表达逻辑状态的电平/等级”，在电子工程语境中特指“用电压等级表示 0/1”的规则与范围。

相关词 Related Words

• Voltage
• Threshold
• TTL
• CMOS
• High
• Low
• Level Shifter
• Logic Gate
• Digital Signal
• Input

文献作品 Literary Works

• The Art of Electronics（Horowitz & Hill）
• Digital Design and Computer Architecture（Harris & Harris）
• CMOS VLSI Design: A Circuits and Systems Perspective（Weste & Harris）
• Texas Instruments《Logic Guide / Logic Data Book》（逻辑器件手册，多处讨论逻辑电平与阈值）